Description du stage Safran
Dans le cadre de ces activités Recherche et Technologie (R&T), Sagem Défense Sécurité souhaite intégrer un coeur processeur ainsi qu'un FPGA sur un même composant.
Le but du stage est de développer/intégrer un IP processeur et le code VHDL d'un FPGA existant afin de réaliser une commande/contrôle de moteur électrique sur un composant de chez Altera ou Xilinx.
Les différentes étapes de ce stage sont :
- compréhension de l'architecture du produit et de ses performances,
- compréhension du fonctionnement FPGA et des calculs réalisés dans le processeur,
- apprentissage des outils de développement Actel et/ou Xilinx,
- implémentation/adaptation de l'IP processeur et du code VHDL sur la cible
- mise au point, tests et validation sur la cible.
.
|