Description du stage Safran

Développer & mettre en oeuvre dans un FPGA le traitement de différents capteurs :
· capteurs inductifs de position : LVDT, RVDT et Resolver
· capteurs de position de type Effet Hall à sortie analogique et discret
· capteurs d'effort de type pont de jauge
· capteurs de température de type Thermocouple ou Résistif

L'étude se décomposera comme suit :
1. Bibliographie sur les algorithmes de conditionnement capteur (SAFRAN et autres)
2. Formation à la plateforme numérique SAFRAN
3. Simulation algorithmes retenus
4. Pré-évaluation des ressources FPGA nécessaire par algorithme
a. Pré-codage + occupation FPGA
b. Pré-évaluation sur cible XILINX
5. Evaluation technique sur cible FPGA des algorithme retenus
a. Loi de commande
b. Interface ADC / DAC
c. Evaluation sur cible SAFRAN
6. Rapport de synthèse des algorithmes retenus

Cibles :
a. Senseur : traitements capteur actionneur
i. Resolver
ii. HES analogique + discret
iii. HES discret
iv. LVDT
v. Pont de jauge
vi. PT100
b. ADC/DAC : modules d'interface COCON
i. Pilotage d'ADC multivoie
ii. Pilotage de DAC multivoie
c. Mesures : traitement capteur interne
i. Courant
ii. Tension
iii. Température

Existant :
Modules SAFRAN : Traitement senseur / EMC²_COCON
Maquette évaluation FPGA (XILINX / ACTEL)


.