REFLEX CES
91090 Lisses, France
Dans sa veille technologique, le pôle HDL de reflex ces souhaite en permanence connaitre et maitriser les dernières technologies FPGA. L'intelligence artificielle étant un enjeu majeur de demain, notre équipe se doit d'étudier ce phénomène.
Dans ce contexte, le stage consiste à mettre en oeuvre et implémenter les éléments d'intelligence artificielles (AI-Engine) présents dans la dernière famille de FPGA AMD (ex Xilinx) : Versal. Le but du stage étant de pouvoir effectuer un ou plusieurs filtrage sur des signaux analogiques en entrée de la matrice FPGA. La partie filtrage est assuré par des ingénieurs métiers dédiés (analogique/mathématiques). L'objectif du stage est se concentre principalement sur la mise en place des réseaux de neurones du composant.
Au sein du service R&D, vous intégrerez l'équipe HDL qui conçoit et réalise des architectures à base de FPGA. Vos différentes missions pendant le stage seront les suivantes :
- Prendre en main le kit d'évaluation mettant en...
|
Etudiant en dernière année de cycle d'ingénieur en microélectronique/programmation FPGA, vous êtes curieux, autonome, dynamique, investi et force de proposition.
Vous êtes familier avec la suite d'outil Vivado pour les FPGA AMD (ex Xilinx), vous maitrisez le langage VHDL. Vous possédez des connaissances sur au moins un langage de script (tcl, python, autre) et connaissez le langage C.
La bonne connaissance du logiciel Vitis est un plus.
|
|
| Durée (Mois): |
6
|
