14 offres stagiaire ingénieur qualité trouvées

Le bus USB est en évolution permanente. Depuis 1996, date de première parution de la norme USB, le bus USB continue d'évoluer vers davantage de débit, de confort pour l'utilisateur et de puissance délivrée. En juillet 2021, USB Implementers Forum a publié la révision 3.1 de la norme Power Delivery autorisant une consommation des devices allant jusqu'à 100W. Cette norme permet donc d'alimenter des cartes ayant un fort besoin de puissance à partir du bus de communication. Ceci représente une avancée par rapport aux capacités en puissance délivrée actuellement limitées du bus USB (2.5W pour USB 2.0). Le standard USB Power Delivery (intégré au standard USB 4.0) prévoit la gestion de la puissance délivrée/consommée comme étant de résultat d'un échange protocolaire entre la source et la charge. Cet échange est réalisé sur des lignes dédiées du connecteur USB (lignes appelées CC1 et CC2) ELSYS Design souhaite augmenter son expertise sur le bus USB en réalisant une carte délivrant 100W...

Contexte : Rejoignez une équipe dynamique où l'innovation et la qualité sont au coeur de nos préoccupations ! Nous recherchons un(e) stagiaire passionné(e) pour participer à la transformation de notre chaîne CI/CD et à l'optimisation de nos bancs de tests nocturnes (nightlys). Ce stage est une véritable opportunité de créer de la valeur ajoutée pour l'entreprise : vous contribuerez directement à la réduction des temps de tests, à l'amélioration de la qualité logicielle et à la fiabilisation de nos livraisons. Missions principales : - Estimation et gestion des temps d'exécution : Développer une méthode pour estimer le temps d'exécution de chacune des collections de tests existantes. Mettre en place des statistiques sur le taux de passage des tests, le nombre et la fréquence d'exécution. - Priorisation intelligente et innovante : Mettre en place un système de pondération des tests basé sur l'analyse des Merge Requests (MR), les résultats des tests, et la date de dernière...

En parallèle de nos activités clients, nous menons des projets de R&D en interne ainsi qu'avec des startups que nous accompagnons dans leur développement. Ces travaux nous permettent d'explorer de nouveaux domaines, de renforcer nos savoir-faire et ainsi de toujours rester à la pointe de la technologie. Le stage auquel vous allez participer s'inscrit au sein du programme « Embedded Systems and FPGA » d'Advans Lab. Contexte : Les FPGAs (Field Programmable Gate Arrays) occupent aujourd'hui une place centrale, depuis les systèmes embarqués et SoCs jusqu'aux infrastructures cloud. Ils offrent une combinaison rare de performance, efficacité énergétique et reprogrammabilité, qui en fait des plateformes idéales de prototypage rapide et d'intégration. Cependant, ce potentiel est fortement limité par une difficulté persistante : l'intégration matérielle et logicielle des périphériques développés pour ces plateformes. L'objectif est de concevoir et implémenter une solution...

L'Edge-AI regroupe l'ensemble des méthodes, outils, technologies, qui permettent la mise en place d'algorithmes d'Intelligence Artificielle (IA) directement sur le terrain (« at the edge »), au plus près de l'utilisateur final. Son utilisation dans des domaines comme la surveillance de patients ou la création d'implants intelligents dans le domaine médical, la maintenance prédictive pour l'industrie 4.0 ou l'automobile, ou toute application basée sur de l'acquisition et du traitement de données, promet une réduction des temps de latence, de la bande passante utilisée, de l'énergie consommée, et donc de la pertinence des décisions prises en conséquence. C'est dans ce contexte que nait l'idée du projet MAPLE : Module Ai Processing Low Energy. L'objectif est de concevoir une carte électronique pour des applications EdgeAI à fortes contraintes d'encombrement et consommation énergétique. La conception d'une carte dédiée à ce projet permettra d'apporter une solution sur-mesure pour les...

Pour assurer le fonctionnement et garantir la sécurité des systèmes informatiques, industriels et médicaux, les équipements électriques nécessitent d'être alimentés par des sources de puissance fiables et stables. Certains environnements isolés et contraints rendent difficile l'approvisionnement électrique par un réseau global comme EDF. Les occasionnelles pannes et fluctuations sur la ligne sont intolérables pour certains systèmes électriques. Il devient donc nécessaire d'implémenter des systèmes d'alimentation dit « ininterruptibles » pour garantir le fonctionnement de ces systèmes à tout moment. Ces alimentations de secours, appelés UPS (Uninteruptible Power Supply), sont très généralement implémentées avec des batteries comme source de puissance auxiliaire. Elles ont l'avantages d'avoir une grande densité d'énergie mais présentent quelques inconvénients tels qu'une durée de vie limitée (100 à 1000 cycles de charge/décharge) et une plage d'utilisation en température réduite...

Les FPGAs (Field Programmable Gate Arrays) occupent aujourd'hui une place centrale, depuis les systèmes embarqués et SoCs jusqu'aux infrastructures cloud. Ils offrent une combinaison rare de performance, efficacité énergétique et reprogrammabilité, qui en fait des plateformes idéales de prototypage rapide et d'intégration. Cependant, ce potentiel est fortement limité par une difficulté persistante : l'intégration matérielle et logicielle des périphériques développés pour ces plateformes. Le stage : L'objectif est de concevoir et implémenter une solution d'intégration HW/SW basée sur des flux de paquets, couvrant à la fois les briques matérielles et les composants logiciels nécessaires. Côté FPGA, cela inclut des contrôleurs matériels offrant une flexibilité suffisante pour être capable d'intégrer et agréger des technologies de transport diverses tel que SPI, I2C, USB, WiFi, BLE, etc. Côté logiciel, il s'agit de mettre en place un bus logiciel, des drivers et une...

Contexte Dans le cadre du développement d'un système numérique pour la validation de plateformes IOT, l'entreprise souhaite concevoir un produit de laboratoire capable de piloter des interfaces universelles et des protocoles spécifiques pour s'interfacer avec différents capteurs environnementaux. Objectifs du stage Le stagiaire participera à la conception complète d'une carte électronique, depuis la phase de spécification jusqu'à la validation fonctionnelle. Ce projet s'inscrit dans une démarche de mise en situation de développement dans un flot professionnel et industriel. Ce système, basé sur une architecture microcontrôleur STM32 de nouvelle génération. Une attention particulière sera apportée sur la modularité et les différentes interfaces, alimentation, consommation. Nous aimerions constater également une veille sur les outils IA permettant d'accélérer / optimiser les développements. Nous accorderons une certaine liberté sur ce sujet. Missions techniques...

Les packs de batteries sont utilisés dès que la puissance consommée par l'équipement ou l'autonomie demandée est importante. Dans ce cas, les batteries sont placées en série de façon à limiter le courant délivré (et ainsi réduire les pertes ohmiques). Mais alors, la batterie la plus faible du pack limite les performances du pack complet. Le courant de charge ou de décharge circulant dans le pack traverse chacune des batteries les chargeant ou les déchargeant équitablement. Chacune des batteries ayant la même capacité, le taux de charge est alors le même pour chacune. Mais, les batteries n'ont pas toujours la même capacité. De plus, le vieillissement de chacune peut être accéléré par les conditions d'utilisation du pack et particulièrement si la température des batteries n'est pas uniforme. Dans ce cas, la batterie de capacité la plus faible limite alors la capacité de toutes les batteries du pack. Il est nécessaire de gérer intelligemment la charge et la décharge des packs de...

L'objectif du stage est de d'explorer, concevoir, développer et évaluer un algorithme de reconfiguration opportuniste permettant d'adapter dynamiquement la topologie du réseau maillé en fonction de la mobilité des noeuds et de l'intermittence des liens. Le stagiaire sera chargé d'investiguer différentes stratégies de routage opportuniste et de redondance des données (store-carry-forward, multi-parent, réplication adaptative, etc.), afin d'assurer la fiabilité de la collecte tout en respectant les contraintes fortes de consommation et de masse. Ce stage se situe à la croisée de l'algorithmique distribuée, des réseaux embarqués et des systèmes tolérants aux déconnexions, avec des retombées concrètes dans le domaine du suivi écologique et de l'IoT. Tâches prévues : · Revue de littérature scientifique sur les réseaux opportunistes, tolérants aux retards (DTN) et mécanismes de redondance distribuée · Étude des contraintes spécifiques du cas d'usage : faible consommation, mobilité,...

Ce projet vise à développer une solution complète de fusion d'images en temps réel entre une caméra infrarouge et une caméra visible, à résolution 1080p, implémentée sur un SoC (System on Chip). L'objectif est d'optimiser les performances (débit, latence, consommation), tout en garantissant la qualité visuelle de la fusion pour des applications dans des environnements contraints (automobile, défense, surveillance). Sous l'encadrement de l'ingénieur tuteur (Baptiste) et en collaboration avec les autres stagiaires (Software et OS embarqué), les missions seront : - Finalisation et amélioration des IPs VHDL pour la fusion d'image temps réel (pipeline vidéo complet). - Implémentation sur FPGA et validation sur cible matérielle (SoC Xilinx Zynq Ultrascale+ ou équivalent). - Conception de bus de communication avec l'extérieur (AXI4-Stream, AXI4-Lite, DMA, I2C et SPI), pour interfacer les flux vidéo et la configuration logicielle. - Optimisation des performances : - Réduction de la latence...

Ce projet vise à développer une solution complète de fusion d'images en temps réel entre une caméra infrarouge et une caméra visible, à résolution 1080p, implémentée sur un SoC (System on Chip). L'objectif est d'optimiser les performances (débit, latence, consommation), tout en garantissant la qualité visuelle de la fusion pour des applications dans des environnements contraints (automobile, défense, surveillance). Sous l'encadrement de Jean-Loup et en interaction avec les stagiaires FPGA et OS embarqué, le stagiaire aura pour missions : - Développement et optimisation de fonctions de traitement vidéo sur la partie logicielle du SoC: - Découverte de l'architecture SoC Versal et des AIE (AI Engines). - Implémentation d'un algorithme simple de traitement d'image - Simulation et exécution sur cible de l'algorithme - Recherche de solutions permettant d'évaluer la performance du système (mesure de latence, profiling, consommation, ) - Implémentation des algorithmes de fusion sur les AIE...

Ce projet vise à développer une solution complète de fusion d'images en temps réel entre une caméra infrarouge et une caméra visible, à résolution 1080p, implémentée sur un SoC (System on Chip). L'objectif est d'optimiser les performances (débit, latence, consommation), tout en garantissant la qualité visuelle de la fusion pour des applications dans des environnements contraints (automobile, défense, surveillance). Sous l'encadrement de Nathanaël, le stagiaire sera chargé de : - Mise en place et personnalisation de la distribution embarquée : - Création d'images systèmes basées sur Yocto et Petalinux, avec une comparaison des deux approches. - Intégration des couches nécessaires pour supporter la conversion de formats entre le flux d'acquisition caméra USB, son optionnelle transformation par FPGA, puis sa sortie vers affichage (par exemple Display Port). - Développement et portage de drivers pour la communication entre le processeur et la logique programmable (AXI, DMA, gestion...

Dans un premier temps, l'étude des différents moyens de radionavigation (ILS : LOC / GLIDE et VOR) sera obligatoire. Une architecture top-level est proposée mais le stagiaire aura pour mission de l'étoffer et de la décrire à un plus bas niveau. Le design se fera sur une carte de développement (Intel/Altera) en langage VHDL ou Verilog. Il y aura aussi une partie du développement sur le processeur embarqué (NIOSII) pour l'envoi de commandes et la réception de statuts ainsi que la construction des trames de sortie vers le lien série. L'agence de rattachement de cette offre se situe à Nice Sophia-Antipolis. Profil Recherché Vous êtes en 3ème année de cycle ingénieur en option Micro-Electronique, Vous avez déjà des connaissances acquises en cours ou en TP sur les langages VHDL, C/C++. Votre implication sur des projets extrascolaires de scripting (Makefile, TCL) est un plus qui sera apprécié. Dynamique, passionné(e) et motivé(e), vous êtes en quête de défis techniques....

Dans le but de renforcer sa structure managériale et commerciale, ELSYS DESIGN recherche un(e) nouveau(elle) stagiaire Ingénieur d'Affaires pour accompagner le développement de l'agence d'ELSYS DESIGN. Vos missions : - Développement commercial de son périmètre (chasse & reprise d'un existant) Grand Compte, PME et Start-up - Suivi des projets en cours (planning, humain, financier) - Collaboration avec la direction pour élaborer de nouveaux partenariats de type Centres de Services ou Forfaits - Recrutement de nouveaux ingénieurs (sourcing, entretiens de qualification, contractualisation) - Suivi et accompagnement professionnel des collaborateurs (suivi opérationnel et gestion de carrière) Intégré(e) au sein de l'agence d'ELSYS DESIGN à Lyon, vous rejoindrez une équipe de 3 responsables d'affaires, travaillant dans une même équipe. L'agence de rattachement de cette offre se situe à Lyon. Profil Recherché Issu(e) d'une formation d'ingénieur informatique, électronique ou...