SEGULA Technologies
49.2618798,4.0258111
Le département Recherche de SEGULA en collaboration avec le laboratoire CRESTIC de l'université de Reims, ont déterminé des méthodes de détection vidéo par IA, de corps étranger. Ces protocoles associent différentes méthodes de traitement du signal, optimisées pour la détection de ces défauts.
Des travaux ont été engagés pour porter ces méthodes sur un système embarqué. L'objectif du stage est de poursuivre le développement de ce protocole en intégrant tout ou partie de l'algorithme de détection sur une cible FPGA afin de répondre aux contraintes industrielles, notamment en termes de cadence, sans en dégrader les performances. Ce stage poursuivra les travaux menés sur la partie FPGA en 2024.
La démarche envisagée est la suivante :
- Etude des travaux antérieurs
- SoC Zynq et Toolchain Vitis Unified/Vivado
- Configuration des environnements FPGA et Linux embarqué
- Acquisition vidéo
- Implémentation des protocoles de détection sur cible(VHDL/C++)
- Intégration de la solution...
- De formation Bac +5, avec une spécialisation en système embarqué / traitement du signal
- Vous connaissez la programmation en VHDL, C++ et Python. Vous êtes familier avec l'environnement Linux
- Vous utilisez les FPGA
- Vous disposez d'une culture large relative aux systèmes embarqués et au traitement du signal
- Des notions en computer vision et en Intelligence Artificielle seraient un plus
|