Stage Dès octobre 2026 Ingénieur/Cadre/Bac +5

Développement Fpga - Architecture Risc H/F

Viveris.

Publiée le 17 octobre 2026 · En ligne jusqu'au 21 novembre 2026, prolongée tant que l'offre reste ouverte

Contrat
Stage
Début
Octobre 2026
Niveau
Ingénieur/Cadre/Bac +5

L'offre

Contexte de la mission:

Viveris développe sa solution RISC-V dédiée au traitement d'image et à la cryptographie.

L'objectif de ce stage est de concevoir un système complet sur FPGA, intégrant un coeur processeur RISC-V open source, et de l'optimiser via une co-conception matériel/logiciel.

Profil recherché

Profil recherché :
- Étudiant en dernière année d'école d'ingénieur ou diplôme universitaire équivalent ;
- Vous avez de bonnes connaissances en FPGA et architecture des processeurs.

Environnement Technique:
- OS : FreeRTOS, Linux
- Langages : VHDL, C/C++
- Environnement IA : Mistral, Copilot, Cursor
- Modélisation : UML
- ALM : Tuleap
- CI/CD : Jenkins, Git, Harbor/Docker, Klocwork

Offres proches